# First Hit

L11: Entry 3 of 20

File: JPAB

Feb 7, 2003

PUB-NO: JP02003036204A

DOCUMENT-IDENTIFIER: JP 2003036204 A TITLE: FLASH MEMORY UPDATE METHOD .

PUBN-DATE: February 7, 2003

INVENTOR-INFORMATION:

NAME

COUNTRY

TOYODA, YASUTSUGU .

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MATSUSHITA ELECTRIC IND CO LTD

APPL-NO: JP2001221126 APPL-DATE: July 23, 2001

INT-CL (IPC):  $\underline{G06} \ \underline{F} \ \underline{12/02}; \ \underline{G06} \ \underline{F} \ \underline{12/00}; \ \underline{G06} \ \underline{F} \ \underline{12/16}; \ \underline{G11} \ \underline{C} \ \underline{16/02}$ 

## ABSTRACT:

PROBLEM TO BE SOLVED: To provide a  $\underline{\text{flash}}$  memory update method wherein an address translation table required for translating a  $\underline{\text{logical address to a physical address}}$  so as to obtain uniform erasure/writing to a sector of a  $\underline{\text{flash}}$  memory can be omitted.

SOLUTION: The <u>flash</u> memory update system comprises a <u>flash</u> memory for arranging memory contents, a buffer <u>RAM</u> for temporarily storing the memory contents, a sector management information generation block for generating the memory contents by dividing memory information on the buffer <u>RAM</u> to sector units and adding additional information, a memory control block for reading from and writing to the <u>flash</u> memory based on the memory contents, a CPU for controlling the above component blocks, and an I/F circuit for storing in the buffer <u>RAM</u> memory information from an external device and notifying the CPU that the memory information is received.

COPYRIGHT: (C) 2003, JPO

h

# (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2003-36204 (P2003-36204A)

(43)公開日 平成15年2月7日(2003.2.7)


(51) Int.CL.7	識別記号	FΙ	テーマコード( <del>参考</del> )
G06F 12/	2 510	G06F 12/02	510A 5B018
12/0	0 542	12/00	542K 5B025
	5 9 7		597U 5B060
12/	6 310	12/16	310A 5B082
G11C 16/	2	G11C 17/00	601E
		審査請求 未請求	請求項の数8 OL (全 18 頁)
		(71)出顧人 00000582 松下電器	21 3産業株式会社
(22)出顧日	平成13年7月23日(2001.7.23)	大阪府門真市大字門真1006番地 (72)発明者 豊田 泰嗣	
			真市大字門真1006番地 松下電器
		産業株式	会社内
		(74)代理人 10009744	<b>1</b> 5
		弁理士	岩橋 文雄 (外2名)
		Fターム(参考) 58018 GAD4 HA23 HA24 NA06 QA15	
		58025 AD01 AD04 AD08 AE00	
		5806	SO AAO2 AAO6
		5808	32 CA05 JA06

## (54) 【発明の名称】 フラッシュ型メモリの更新方法

## (57)【要約】

【課題】 フラッシュ型メモリのセクタへの消去/書き込みを均一にする場合、アドレスを物理アドレスに変換するためのアドレス変換テーブルが必要である。

【解決手段】 記憶内容を配置するフラッシュ型メモリと、記憶内容を一時的に格納するバッファRAMと、バッファRAM上の記憶情報をセクタ単位に分割し、付加情報を付加し、記憶内容を生成するセクタ管理情報生成ブロックと、記憶内容を基にフラッシュ型メモリへの読み込み、書き込みを行うメモリ制御ブロックと、前記各構成ブロックを制御するCPUと外部装置から記憶情報をバッファRAMに格納し、CPUに対して記憶情報が受信されたことを通知するI/F回路とを備える。



1

#### 【特許請求の範囲】

【請求項1】 記憶内容を更新する場合、セクタ単位で 消去/書き込みを行う方法で、消去/書き込みか空きセ クタへの追記を判断する手段と、更新する記憶内容をセ クタ単位で分割する手段と、記憶内容を無効にしたセク タから記憶内容を更新したセクタヘリンクする手段を備 えるフラッシュ型メモリの更新方法。

【請求項2】 請求項1の更新方法であって、記憶内容 を無効にするセクタ有効フラグを有し、無効にしたセク タから更新した記憶内容へリンクする手段としてセクタ 10 リンクアドレスを有することを特徴とするフラッシュ型 メモリの更新方法。

【請求項3】、請求項1の更新方法であって、記憶内容 を無効にするセクタ有効フラグを有し、無効にしたセク タから更新した記憶内容へリンクする手段としてスキッ プセクタ数を有することを特徴とするフラッシュ型メモ リの更新方法。

【請求項4】 記憶内容を更新する場合、記憶内容長単 位で消去/書き込みを行う方法で、消去/書き込みか空 き領域への追記を判断する手段と、無効にした記憶内容 20 から更新した記憶内容のアドレスへリンクする手段と、 有効または無効な記憶内容の範囲を示す手段を備えるフ ラッシュ型メモリの更新方法。

【請求項5】 請求項4の更新方法であって、記憶内容 を無効にする有効フラグを有し、無効にした記憶内容か ら更新した記憶内容へリンクする手段としてリンクアド レスを有し、有効または無効な記憶内容の範囲を示す手 段として終端アドレスを有することを特徴とするフラッ シュ型メモリの更新方法。

を無効にする有効フラグを有し、無効にした記憶内容か ら更新した記憶内容へリンクする手段としてリンクアド レスを有し、有効または無効な記憶内容の範囲を示す手 段として更新情報長を有することを特徴とするフラッシ ュ型メモリの更新方法。

【請求項7】 請求項4の更新方法であって、記憶内容 を無効にする有効フラグを有し、無効にした記憶内容か ら更新した記憶内容へリンクする手段としてスキップバ イト数を有し、有効または無効な記憶内容の範囲を示す 手段として終端アドレスを有することを特徴とするフラ 40 ッシュ型メモリの更新方法。

【請求項8】 請求項4の更新方法であって、記憶内容 を無効にする有効フラグを有し、無効にした記憶内容か ら更新した記憶内容へリンクする手段としてスキップバ イト数を有し、有効または無効な記憶内容の範囲を示す 手段として更新情報長を有することを特徴とするフラッ シュ型メモリの更新方法。

## 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、更新データの記憶 50 ることを特徴としている。また「特開平09-5472

2 や、既に記憶されたデータをセクタ単位で消去すること ができるフラッシュ型メモリに関する。

## [0002]

【従来の技術】フラッシュ型メモリは書き換え可能な半 導体メモリで、電源を切っても記憶内容が消えないた め、CD-R/RWドライブの制御プログラム、CD-Rディスク製造メーカー毎に違う記録用レーザー設定 値、ドライブの認証情報などの記憶に利用されている。 しかしフラッシュ型メモリは、既にデータが記録された アドレスへはデータの上書きができない。データの更新 が必要な場合、記録されたデータを消去して空き領域を 確保する必要がある。同じセクタに更新が必要なパラメ ータが2種類以上存在する場合、変更しないパラメータ を別の空き領域があるセクタへ退避した後、セクタを消 去して再記憶の処理をするか、フラッシュ型メモリのマ ッピング設計時に1つのセクタにパラメータを2種類以 上存在させないようにする必要がある。通常はCPU処 理の負荷を軽減させ、処理も簡易化させる目的で後者が 選択される場合が多い。その場合、パラメータが数バイ トといった小さいサイズなら、割り当てられたセクタの うち、数バイトしか使用せず、メモリを効率的に使用で きなかった。また更新が多いデータがあると、そのデー タが配置されたセクタに消去/書き込みが集中し、その セクタが劣化してしまう問題があった。

【0003】その問題に対処するため、セクタ単位の記 (使内容を更新する特許に「特開平11−96779」や 「特開平09-54726」が考案された。

【0004】制御プログラムはフラッシュ型メモリの使 用量は数百キロバイトと多いが更新頻度は少ない。レー 【請求項6】 請求項4の更新方法であって、記憶内容 30 ザーのバラメータや認証情報などはフラッシュ型メモリ の使用量は数バイトと非常に少ないが、ユーザーがメデ ィアをアクセスする度に更新する必要があるため更新類 度は多い。前者のような特徴のデータには「特開平09 -54726」が適用され、後者のような特徴のデータ には「特開平11-96779」が適用されている。

> 【0005】「特開平09-54726」は空きセクタ があればセクタの消去をせず、空きセクタに追記する。 空きセクタがなければ、消去/書き込みを行う。しか し、データを配置した物理アドレスが変わってしまうた め、物理アドレスを論理アドレス、または論理アドレス を物理アドレスに変換するためのアドレス変換テーブル を備えることを特徴としている。

【0006】「特開平11-96779」はデータの消 去/書き込みが必要な場合、各セクタ毎に書き換え回数 や書き換え時間という管理情報を付加し、セクタ毎の書 き換え回数を参照し、回数の少ないセクタに更新データ を配置する。書き換え回数が同じだった場合は、書き換 え時間を参照し書き換え時間の早いセクタに更新データ を配置することで、セクタへの書き込み回数を均一にす 3

6」と同様に、配置されたプログラムの物理アドレスが 変わるため、アドレス変換テーブルを備える。

【0007】図4に「特開平09-54726」の動作 フローを示す。図5は「特開平09-54726」のセ クタ構造である。図6は「特開平09-54726」の ブロック図である。データの読み出し時の場合、追記対 応メモリ制御ブロックZ9はアドレス変換テーブルZ6 で論理アドレスを物理アドレスに変換し、フラッシュ型 メモリ25の物理アドレスに格納されたデータをCPU Z2ヘロードする。データの書き込み時の場合、ホスト 制御装置Z1がI/F回路Z4へパラメータX1を送信 すると I/F回路 Z4はCPUZ2にデータ受信割り込 み信号を通知し、同時にバッファRAMZ3にパラメー タX1を格納する。CPUZ2はデータ受信割り込みの 通知を受けると、追記対応メモリ制御ブロック29ヘデ ータ受信を通知する。追記対応メモリ制御ブロック29 はパラメータX1を空きセクタへ書き込む。その後、追 記対応メモリ制御ブロック29はアドレス変換テーブル Z6の論理アドレスと物理アドレスの対応を更新する。

【0008】空きセクタがない場合、追記対応メモリ制 20 御ブロック29は更新元パラメータの存在するセクタを 消去し、パラメータX1を書き込む。

【0009】図7に「特開平11-96779」の動作 フローを示す。図8は「特開平11-96779」のセ クタ構造である。 図9は「特開平11-96779」の ブロック図である。

【0010】データの読み出し時の場合、セクタ情報対 応メモリ制御ブロックZ10はアドレス変換テーブルZ 6で論理アドレスを物理アドレスに変換し、フラッシュ 型メモリス5の物理アドレスに格納されたデータをCP UZ2ヘロードする。 データの書き込み時の場合、 ホス ト制御装置Z1がI/F回路Z4へプログラムX2を送 信すると I / F回路Z4はCPUZ2にデータ受信割り 込み信号を通知し、同時にバッファRAMZ3にプログ ラムX2を格納する。CPUZ2はデータ受信割り込み の通知を受けると、セクタ情報対応メモリ制御ブロック Z10ヘデータ受信を通知する。セクタ情報対応メモリ 制御ブロックZ10はプログラムX2がセクタ単位より も大きい場合はセクタ単位に情報を分割し、フラッシュ 型メモリス5へ消去/書き込みか空きセクタへの追記を 判断する。消去/書き込みの場合、フラッシュ型メモリ Z5のセクタ毎に管理されている書き換え回数Y1を参 照し、書き換え回数Y1の最も少ないセクタに消去/書 き込みを行う。書き換え回数Y1に同じセクタが複数存 在する場合には、書き換え時間Y2を参照し、書き換え 時間Y 2が最も古いセクタに消去/書き込みを行う。空 きセクタへの追記の場合、そのままプログラムX2を書 き込む。その後、セクタ情報対応メモリ制御ブロックス 10はアドレス変換テーブルZ6の論理アドレスと物理 アドレスの対応を更新する。

[0011]

【発明が解決しようとする課題】従来技術では、アドレ ス変換テーブルを用意する必要がある。そのためメモリ 資源はアドレス変換テーブルの領域を用意する必要があ る。また、アドレス変換テーブルのセクタには更新が集 中するため、他のセクタに比べて早く劣化してしまう。 【0012】本発明は上記課題を解決するために提案さ れたものであって、アドレス変換テーブルを不要にする ため、メモリ資源が節約できる。また特定セクタ(今回 10 はアドレス変換テーブル)への消去/書き込みの集中を 防ぐことができる。

4

【0013】また従来技術では、セクタ単位に管理情報 を付加しているため、更新する情報がセクタ単位よりも 大きい時には、更新する情報を分割する必要がある。 【0014】本発明は上記課題を解決するために提案さ れたものであって、付加する情報をセクタ単位ではな く、更新情報単位にすることにより、分割処理を不要に し、CPUの負荷を軽減する。

[0015]

【課題を解決するための手段】上記課題を解決するため に提案された本発明は、ホスト制御装置の記憶情報を受 信し、CPUに受信を通知する手段と、受信した記憶情 報を一時的に格納する手段と、書き込む記憶情報がセク タ単位よりも大きい場合は、その記憶情報をセクタ単位 に分割する手段と、記憶情報を消去/書き込みか空きセ クタへの追記を判断する手段と、セクタ毎に記憶情報が 有効か無効を判断させ、記憶情報が無効であれば、更新 した記憶情報ヘリンクするための情報を作成する手段 と、その情報を付加する手段とを備え、アドレス変換テ ーブル無しに論理アドレスを物理アドレス又は物理アド レスを論理アドレスにリンクさせることが可能な記憶装 置制御部を第1の構成とする。

【0016】また本発明は第1の構成において、セクタ 毎に記憶情報が有効か無効かを判断させる手段として、 セクタ有効フラグを有し、記憶情報が無効の時、更新し た記憶情報ヘリンクするための情報として、セクタリン クアドレスを有する記憶装置制御部を第2の構成とす

【0017】また本発明は第1の構成において、セクタ 毎に記憶情報が有効か無効かを判断させる手段として、 セクタ有効フラグを有し、記憶情報が無効の時、更新し た記憶情報ヘリンクするための情報として、スキップセ クタ数を有する記憶装置制御部を第3の構成とする。 【0018】また本発明は、ホスト制御装置の記憶情報 を受信し、CPUに受信を通知する手段と、受信した記 **憶情報を一時的に格納する手段と、記憶情報を消去/書** き込みか空き領域への追記を判断する手段と、更新した 記憶情報単位毎にその情報が有効か無効を判断させ、記 **億情報が無効であれば、更新した記憶情報へリンクさ** 

50 せ、その記憶情報の有効または無効範囲を示すための情

5

報を作成する手段と、その情報を付加する手段とを備 え、付加する情報の分割を不要にする記憶装置制御部を 第4の構成とする。

【0019】また本発明は第4の構成において、記憶情 報が有効か無効かを判断させる手段として有効フラグを 有し、記憶情報が無効の時、更新した記憶情報へリンク するための情報としてリンクアドレスを有し、その記憶 情報の有効または無効範囲を示すための情報として終端 アドレスを有する記憶装置制御部を第5の構成とする。

【0020】また本発明は第4の構成において、記憶情 報が有効か無効かを判断させる手段として有効フラグを 有し、記憶情報が無効の時、更新した記憶情報へリンク するための情報としてリンクアドレスを有し、その記憶 情報の有効または無効範囲を示すための情報として更新 情報長を有する記憶装置制御部を第6の構成とする。

【0021】また本発明は第4の構成において、記憶情 報が有効か無効かを判断させる手段として有効フラグを 有し、記憶情報が無効の時、更新した記憶情報へリンク するための情報としてスキップバイト数を有し、その記 **憶情報の有効または無効範囲を示すための情報として終 20** 端アドレスを有する記憶装置制御部を第7の構成とす

【0022】また本発明は第4の構成において、記憶情 報が有効か無効かを判断させる手段として有効フラグを 有し、記憶情報が無効の時、更新した記憶情報へリンク するための情報としてスキップバイト数を有し、その記 **憶情報の有効または無効範囲を示すための情報として更** 新情報長を有する記憶装置制御部を第8の構成とする。 [0023]

フラッシュ型メモリのセクタ構造である。A1は記録内 容の有効または無効を示し、更新した情報のセクタアド レスが格納される付加情報、A2は記憶情報である。A 3は記憶内容であり付加情報A1,記憶情報A2から構 成される。

【0024】図2は本発明の記憶装置制御部のブロック 図である。本発明の記憶装置制御部は従来例のブロック 図である図6の追記対応メモリ制御ブロックス9を新メ モリ制御ブロック B1 に変更し、アドレス変換テーブル Z6を除外して、記憶情報A2と付加情報A1から記憶 40 内容A3を生成するセクタ管理情報生成ブロックB2を 追加した構成になっている。

【0025】本発明の動作を以下で説明する。

【0026】図3に上記発明の動作フローを示す。デー タの読み出し時の場合、新メモリ制御ブロックB1は論 理アドレスのあるセクタの付加情報A1を参照し、この セクタの情報が有効か無効かを判断する。有効であれ ば、論理アドレスはそのまま物理アドレスに変換され、 その物理アドレスの命令をCPUZ2ヘロードする。無 効であれば、付加情報A1のリンク先のセクタアドレス 50 効または無効を示し、更新した情報のセクタアドレスが

を参照し、そのアドレスの付加情報 A 1 を参照する。こ の処理を繰り返し、論理アドレスと物理アドレスの変換 を行い新メモリ制御ブロックB1はフラッシュ型メモリ Z5から命令をCPUZ2ヘロードする。

6

【0027】データの書き込み時の場合、ホスト制御装 置Z1がI/F回路Z4へ記憶情報A2を送信するとI /F回路Z4はCPUZ2にデータ受信割り込み信号を 通知し、同時にバッファRAMZ3に記憶情報A2を格 納する。CPUZ2はデータ受信割り込みの通知を受け ると、新メモリ制御ブロックB1へデータ受信を通知す る。新メモリ制御ブロックB1は記憶情報A2がセクタ 単位よりも大きい場合はセクタ単位に情報を分割し、フ ラッシュ型メモリ25へ消去/書き込みか空きセクタへ の追記を判断する。空きセクタへの追記の場合、新メモ リ制御ブロックB1は現在有効な記憶内容A3の付加情 報A1を無効にし、追記するセクタのアドレスを付加情 報A1に登録する。 そして新メモリ制御ブロックB1 は、セクタ管理情報生成ブロックB2へ付加情報A1の 作成を依頼する。セクタ管理情報生成ブロックB2はリ ンクセクタアドレスを登録せず、記憶内容A3を有効に した付加情報A1を生成する。セクタ管理情報生成ブロ ックB2はバッファRAMB3に格納された記憶情報A 2と新しい付加情報A1から記憶内容A3を作成し、新 メモリ制御ブロックB1に通知する。新メモリ制御ブロ ックB1はバッファRAMZ3の記憶内容A3を空きセ クタに書き込む。消去/書き込みの場合、新メモリ制御 ブロック B 1 は必要空きセクタ数を計算し、現在有効な 記憶内容A3が格納されている最後のセクタから消去を 行い空き容量を作成する。フラッシュ型メモリス5の終 【発明の実施の形態】(実施の形態1)図1は本発明の 30 端まで消去されたら先頭のセクタへ戻って消去を続ける ことで、フラッシュ型メモリのセクタを均一に使用する ことができる。空きセクタ作成後、本発明の記憶装置制 御部は空きセクタへの追記と同様の処理を行う。

> 【0028】以上説明したように実施の形態1を用いた フラッシュ型メモリの更新方法によって、アドレス変換 テーブル無しに論理アドレスから物理アドレスへの読み 出しや消去/書き込みが可能になる。

【0029】(実施の形態2)図16は本発明のフラッ シュ型メモリのセクタ構造である。請求項1のフラッシ ュ型メモリのセクタ構造の付加情報A1をセクタ有効フ ラグC1とセクタリンクアドレスC2に置き換えた構成 になっている。

【0030】(実施の形態3)図17は本発明のフラッ シュ型メモリのセクタ構造である。 請求項1のフラッシ ュ型メモリのセクタ構造の付加情報A1をセクタ有効フ ラグC1とスキップセクタ数C3に置き換えた構成にな っている。

【0031】 (実施の形態4) 図18は本発明のフラッ シュ型メモリのセクタ構造である。C4は記録内容の有 格納され、有効または無効な記憶内容の範囲を示す付加 情報、A2は記憶情報である。C5は記憶内容であり付 加情報C4, 記憶情報A2から構成される。

【0032】図10は本発明の記憶装置制御部のブロッ ク図である。本発明の記憶装置制御部は従来例のブロッ ク図である図6の追記対応メモリ制御ブロックス9を可 変メモリ制御ブロックD1に変更し、アドレス変換テー ブルZ6を除外して、記憶情報A2と付加情報C4から 記憶内容C5を生成する管理情報生成ブロックD2を追 加した構成になっている。

【0033】本発明の動作を以下で説明する。

【0034】図11に上記発明の動作フローを示す。デ ータの読み出し時の場合、可変メモリ制御ブロック**D**1 は論理アドレスのある記憶内容の先頭にある付加情報C 4を参照し、この情報が有効か無効かを判断する。この 時、可変メモリ制御ブロックD1は情報の先頭と論理ア ドレスのオフセットを記憶する。有効であれば、論理ア ドレスはオフセットを基に物理アドレスに変換され、そ の物理アドレスの命令をCPUZ2ヘロードする。無効 であれば、付加情報C4のリンク先のアドレスを参照 し、そのアドレスの付加情報C4を参照する。この処理 を繰り返し、論理アドレスと物理アドレスの変換を行い 可変メモリ制御ブロックD1はフラッシュ型メモリZ5 から命令をCPUZ2ヘロードする。

【0035】データの書き込み時の場合、ホスト制御装 置Z1がI/F回路Z4へ記憶情報A2を送信するとI /F回路Z4はCPUZ2にデータ受信割り込み信号を 通知し、同時にバッファRAMZ3に記憶情報A2を格 納する。CPUZ2はデータ受信割り込みの通知を受け する。可変メモリ制御ブロックD1はフラッシュ型メモ リス5へ消去/書き込みか空き領域への追記を判断す る。空き領域への追記の場合、可変メモリ制御ブロック D1は現在有効な記憶内容C5の付加情報C4を無効に し、追記するアドレスを、無効にした記憶内容の範囲か ら計算し、付加情報C4に登録する。そして可変メモリ 制御ブロックD1は、管理情報生成ブロックD2へ付加 情報C4の作成を依頼する。管理情報生成ブロックD2 はリンクアドレスを登録せず、記憶内容C5の有効範囲 を登録し、記憶内容C5を有効にした付加情報C4を生 40 成する。管理情報生成ブロックD2はバッファRAMZ 3に格納された記憶情報A2と新しい付加情報C4から 記憶内容C5を作成し、可変メモリ制御ブロックD1に 通知する。可変メモリ制御ブロックD1はバッファRA MZ3の記憶内容C5を空き領域に書き込む。消去/書 き込みの場合、可変メモリ制御ブロックB1は必要空き 領域を計算し、現在有効な記憶内容C5が格納されてい る最後のセクタから消去を行い空き領域を作成する。フ ラッシュ型メモリB5の終端まで消去されたら先頭のセ クタへ戻って消去を続けることで、フラッシュ型メモリ 50 を示す図

のセクタを均一に使用することができる。空き領域作成 後、本発明の記憶装置制御部は空き領域への追記と同様 の処理を行う。

8

【0036】以上説明したように本実施の形態4を用い たフラッシュ型メモリの更新方法によって、更新情報を セクタ単位に分割する処理がなくなり、マイコンの負荷 を軽減することができる。

【0037】(実施の形態5)図12は本発明のフラッ シュ型メモリのセクタ構造である。 請求項4のフラッシ 10 ュ型メモリのセクタ構造の付加情報C4を有効フラグE 1とリンクアドレスE2と終端アドレスE3に置き換え た構成になっている。

【0038】 (実施の形態6) 図13は本発明のフラッ シュ型メモリのセクタ構造である。請求項4のフラッシ ュ型メモリのセクタ構造の付加情報C4を有効フラグE 1とリンクアドレスE 2と更新情報長E4に置き換えた 構成になっている。

【0039】(実施の形態7)図14は本発明のフラッ シュ型メモリのセクタ構造である。 請求項4のフラッシ 20 ュ型メモリのセクタ構造の付加情報C4を有効フラグE 1とスキップバイト数E5と終端アドレスE3に置き換 えた構成になっている。

【0040】(実施の形態8)図15は本発明のフラッ シュ型メモリのセクタ構造である。請求項4のフラッシ ュ型メモリのセクタ構造の付加情報C4を有効フラグE 1とスキップバイト数E5と更新情報長E4に置き換え た構成になっている。

[0041]

【発明の効果】以上説明した通り本発明によって、必要 ると、可変メモリ制御ブロックD1ヘデータ受信を通知 30 だったアドレステーブルが不要になり、メモリ資源を節 約できる。

> 【0042】また本発明によって、セクタ単位での情報 更新の必要がなく、CPUの負荷を軽減する。

【図面の簡単な説明】

【図1】請求項1のフラッシュ型メモリのセクタ構造を 示す図

【図2】請求項1の記憶装置制御部のブロック図

【図3】請求項1の動作フロー図

【図4】「特開平09-54726」の動作フロー図

【図5】「特開平09-54726」のセクタ構造を示 す図

【図6】「特開平09-54726」のブロック図

【図7】「特開平11-96779」の動作フロー図

【図8】「特開平11-96779」のセクタ構造を示 す図

【図9】「特開平11-96779」のブロック図

【図10】請求項4の記憶装置制御部のブロック図

【図11】請求項4の動作フロー図

【図12】請求項5のフラッシュ型メモリのセクタ構造

Q

【図13】請求項6のフラッシュ型メモリのセクタ構造を示す図

【図14】請求項7のフラッシュ型メモリのセクタ構造を示す図

【図15】請求項8のフラッシュ型メモリのセクタ構造 を示す図

【図16】請求項2のフラッシュ型メモリのセクタ構造を示す図

【図17】請求項3のフラッシュ型メモリのセクタ構造を示す図

【図18】請求項4のフラッシュ型メモリのセクタ構造 を示す図

# 【符号の説明】

A1 付加情報

A2 記憶情報

A3 記憶内容

B1 新メモリ制御ブロック

B2 セクタ管理情報生成ブロック

C1 セクタ有効フラグ

C2 セクタリンクアドレス

C3 スキップセクタ数

C4 付加情報

C5 記憶内容

D1 可変メモリ制御ブロック

10

D2 管理情報生成ブロック

E1 有効フラグ

E2 リンクアドレス

E3 終端アドレス

E 4 更新情報長

E5 スキップバイト数

X1 パラメータ

10 X2 プログラム

Y1 セクタの書き換え回数

Y2 セクタの書き換え時間

Y3 記憶情報

Z1 ホスト制御装置

Z2 CPU

Z3 バッファRAM

Z4 I/F回路

乙5 フラッシュ型メモリ


Z6 アドレス変換テーブル


20 Z8 制御バス

Z9 追記対応メモリ制御装置


Z10 セクタ情報対応メモリ制御装置

# 【図2】













【図4】




【図5】









【図7】




【図8】 Z 5 セクタ情報 ブログラム その1 プログラム /X2 セクタ情報 セクタ情報 プログラム その2 Bさ換え回数・Bさ換え時間 プログラムBその1 セクタ情報 Υl Y 2 プログラムB その2 プログラムB プログラムCその1 セクタ情報 プログラム C その 2 プログラムじ セクタ情報 プログラムC その3 **パラメータA** パラメータB ハラメータC Z 6 アドレス交換テーブル







【図11】




【図16】




【図13】




【図14】



【図17】





【図18】

